PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-245562

(43)Date of publication of application: 02.09.1992

(51)Int.CI.

G06F 15/332

(21)Application number: 03-031928

(22)Date of filing:

31.01.1991

(71)Applicant : FUJITSU LTD

(72)Inventor: NAKAZURU TOSHIRO


OKUYA SHIGEAKI KUBO SHINICHI

(54) FAST FOURIER TRANSFORMING DEVICE

(57)Abstract:

PURPOSE: To flexibly set a degree of parallelism in accordance with the relation between the FFT (farst Fourier transformation) point and the transformation processing speed and with no waste of hardware quantity caused with regard of a farst Fourier transforming device.

CONSTITUTION: A preceding stage part 2 performs the Fourier transformation of a point N through (a) pieces of m-point fundamental number 2FET pipeline 5-0 to 5-(a-1) with N=m × a (m, a: integers) satisfied and therefore outputs the conversion data on the point N every 2a pieces. A multiplication part 3 inputs 2a pieces of data outputted from the part 2 in parallel with each other and multiplies 2a pieces of data by a twist coefficient. Then a post stage part 4 contains the a-point FFT circuits 7 and 8 set in parallel with each other and inputs 2a pieces of data outputted from the part 3 in parallel with each other to perform the Fourier transformation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) []本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開平4-245562

(43)公開日 平成4年(1992)9月2日

(51) Int.Cl.²

級別紀号 广内整理番号

FΙ

技術表示箇所

G06F 15/832

A 6798-5L

審査請求 未請求 請求項の数3(全13頁)


(21)出顯番号	待 眼平3-31928	(71) 出版人	000005223 富士通株式会社			
(22) 出頭日	平成3年(1991)1月31日	(72) 発明者	神奈川県川崎市中原区上小田中1015番地 富上通株式会社内 史谷 茂明 神奈川県川崎市中原区上小田中1015番地 富土通株式会社内			
		(72) 発明者				
		(72)発明者				
		(74)代理人	弁理士 長谷川 文廣 (外2名)			

(54) 【発明の名称】 高速フーリエ変換装置

(57)【要約】

【目的】本発明は、高速フーリエ変換装置に関し、FF T点数と変換処型速度の関係において応じてハードウェ ア量に無駄がないように柔軟に並列度を設定できるよう にすることを目的とする。

【構成】N=m×a (m, aは正整数) としてa個のm 点基数2FFTパイプライン5-0~5-(a-1) によりN点のフーリエ変換を行うことによりN点の変換データを2a個づつ出力する前段部2と、前段部2からの出力される2a個のデータを並列に入力し、2a個のデータに捻り係数を掛ける処理を行う乗算部3と、2個並列配置されたa以FFT回路7, 8を備え、それぞれ乗算部3から並列に出力される2a個のデータを並列に入力し、フーリエ変換する後段部4を備えた構成を持つ。



【特許語水の範囲】

【鯖求項1】 基数2高速フーリエ変換パイプライン装 醋(5-0~5-(a-1)) を複数面備え、入力デー 夕(1)を並列に入力する前段部(2)と、前段部 (2) から並列に出力される各データに捻り係数を乗算 する栗箕部 (3) と、前段部 (2) における基数 2 高速 フーリエ変換パイプライン整體 (5-0~5-(a-1)) の個数に等しいフーリエ変換点数の並列高速フー リエ変換装置 (7, 8) を2つ備え、乗算部から並列に 出力されるデータを並列に入力する後段部(4)とを備 10 ることを特徴とする請求項1に配載の高速フーリエ変換 えたことを特徴とする高速フーリエ変換装置。

【頭求項2】 N点の入力データに対する k 番目の点の 関数値をx(k)として解散フーリエ変換

[671]

$$X (n) = \sum_{k=0}^{N-1} (k) \times W^{n-k}$$

(但し、n=0~N-1, k=0~N-1の整数を) に 対する高速フーリエ変換において、N=m×a(m, a * ≠は正整数)として、前段部(2)はa個のm点基数2高 速フーリエ変換バイプライン装置 (5-0~5~ (a-1))を備え、N点の変換データを2a個づつ並列に入 カレてフーリエ変換処理し、乗算部は、前段部から出力 される2a個のデータを並列に入力し2a個のデータに 捻り係数を乗算し、後段部(4)は8点並列高速フーリ 工変換装置 (7~8) を2個並列に備え、乗算部 (3) から並列に出力される2 a個のデータを並列に入力し、 フーリエ変換を行うことにより最終演算結果(9)を得

【鯖求項3】 請求項における高速フーリエ変換におい

(但し、 $n i = 0 \sim (a - 1)$, $n j = 0 \sim (m - 1)$ 1), $k i = 0 \sim (m-1)$, $k j = 0 \sim (a-1) \ge$ して変換対象のフーリエ変換式を

と表し、上記式において

 $X \mid (nj, kj) = \sum_{k=0}^{m-1} x (ki, kj) \times W_n^{n/xki}$

【数 5 】

X2 (nj, kj) =x1 (nJ, kj) XW^ix⊌i

$$X = \begin{cases} x_1 \\ x_2 \\ x_3 \\ x_4 \\ x_5 \\ x_6 \\ x_6$$

(但し、 $W = e \times p (-2\pi j/N)$ 、 $W_{\bullet} = e \times p$ $(-2\pi j/m)$, $W_a = \exp(-2\pi j/a)$) \geq したとき、前段部(2)において、

【数4】の変換処理を行い、乗算部(3)において、

【数5】の変換処理を行い、後段部(4)において、

【数 6】 の変換を行うことを特徴とする請求項 2 に記載 の高速フーリエ変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は離散フーリエ変換を高速 に行う高速フーリエ変換装置に関する。高速フーリエ変 換装置には、フーリエ変換の対象のN例のデータを多点 並列に入力し変換する方法と、基数2フーリエ変換バイ プライン (基数2FFTバイプライン) により変換を行 う方法がある。

【0002】前者はフーリエ変換点数(FFT点数)が 大きくなると並列に入力する並列度も高くなり多数のハ ードウェアが必要になる。またそのようなハードウェア

必要としない場合もあり、並列度の高いフーリエ変換回 路(FFT)を用意しておくことはハードウェアの無駄 となる場合がある。

【0003】また後者はハードウェア量は前者より少な いが並列度が低いためデータの入力速度が速い場合には 十分対応しきれない場合がある。本発明は、FFT点数 と、必要とする処理速度に応じて、ハードウェアに無駄 を生じないように柔軟に並列度を定めることのできる高 40 速フーリエ変換装置を提供することを目的とする。

[0004]

【従来の技術】図4は従来の多点並列に入力したデータ をフーリエ変換する場合の構成を示す。 図はFFT点 数N=m×n (但しm, nは正整数) を加点づつ並列に 入力して変換する場合の構成を示す。N個のデータにつ いてフーリエ変換する場合。先ずN=m×n (m, nは 正整数)のm点についてm点フーリエ変換を行う。次 に、得られたm個のデータについて給り係数を乗算す る。以上の処理を 1回行い、得られた N点のデータを並 を用意しておいても、入力データによっては速い変換を 50 ペ変える。そして、そのN点のデータについて、m=n

were and the second of the sec

×k(n、kは正整数)としてn個プラのデータをk個 並列のn点FFTにおいて変換する。その処理をn回行 うことにより、N個のフーリエ変換結果を得る。

【0005】図において、31はデータの並び変え回路 であって、時系列データを並列に並び変える回路であ る。32はm点のデータを並列に入力して、m点を高速 フーリエ変換するm点FFT回路である。33はm点の FFTの出力に捻り係数乗算を行う捻り係数乗算部、3 4はm点フーリエ変換をn回行ったN個の結果のデータ 並び変え回路、35~36はn点フーリエ変換回路(n 10 点FFT回路)である。時系列の直列データ(N=m× n) はデータ並び変え回路31において並列データに並 び変えられ、m点づつ並列にm点FFT回路32に入力 される。

【0006】 m点FFT回路32により得られたデータ は捻り係数乗算部33において係数を乗算する。 加個プ つの並列データをm点下下でによりn回行うことにより 得られたN個のデータはデータ並び変え回路34におい てデータの並び変えを行って、k個のn点FFT回路3 $5 \sim 3$ 6に入力され、フーリエ変換する。その処理をn 20 パタフライ回路 5 1において α $0 \sim 8$ のデータと、レジ 回行うことによりN個の変換結果を得る。

【0007】人力点数がm=2 で変される場合には基 数2のフーリエ変換をs回くり返すことにより変換結果 を得ることができる。図6~図13により16点を処理 する場合の基数2FFTパイプラインを説明する。図5 は、基数2FFTパイプラインにおいて使用するパタフ ライ回路を示す。図のパタフライ回路38の動作は2つ の入力AとBに対して出力としてA+W ×BとA-W ³ ×Bを得るものである(但しW=cxp(-2π×) /N), sは整数)。

【0008】図6は16点基数2のFFTパイプライン における処理の流れを示す。図において、40~41は それぞれ16点の入力データを8点ずつ格納するレジス タである (SR1A、SR1Bについては役述する)。 50はパタフライ同路(BUT1)であって、W=ex $p(-2\pi 1/16)$, s=0 resolves r=0

【0009】42~43はパタフライ回路50で変換さ れたデータを格納するレジスタである (SR2A, SR 2日については後述する)。 図の意味は次の通りであ る。16点の入力データはレジスタ40,41に入力さ 40 れる。そしてレジスタ40と41の点0と点8のデータ がパタフライ回路50に入力され、和がレジスタ42の 点りに格納される。また差のデータはレジスタ43の点 Oに格納される。それぞれの処理を1C0、1D0で表 わす。

【0010】 同様に、レジスタ40の点1とレジスタ4 1の点9についてパタフライ回路50において演算処理 し、和をレジスタ42の点1に格納し、差をレジスタ4 3の点1に格納する。それぞれの処理を1C1, 1D1

41の点10~15について行いレジスタ42の点2~ 7. レジスタ43の点2~7に格納する。それぞれの処 理を1C2~1C7、1D2~1D7とする。

【0011】 図7は図6における処理に続く部分を示 す。図において42、43はレジスタであって、図6に おけるレジスタ42、43を示す。44、45はレジス タでレジスタ42と43の各点のデータをパタフライ回 路で減算した結果を格納するものである(SR3A、S R3Bについては後述)。51はパタフライ回路である $(W = e \times p)(-2\pi j / 16), s = 0$ 4). レジスタ42の点0のデータと、レジスタ42の 点4のデータにW╸を掛けた個の和と差を取り、和をレ ジスタ44の点0に格納し、差をレジスタ44の点4に 格納する。同様の処理をレジスタ42の点1~3、レジ スタ42の点5~6について行い、和をレジスタ44の 点1~3, 差をレジスタ44の点6~7に格納する。そ れぞれの和についての処理を200~203、差につい ての処理を200~203とする。

【0012】レジスタ43の各点についての処理では、 スタ43の点4~7のデータにはW* を掛けた値につい て和と差を取ることにより行い、演算結果の和をレジス タ45の点0~3に格納し、差を点4~7に格納する。 各処理において和の処理を2C4~2C7、差の処理を 2D4~2D7とする。

【0013】図8は図7の結果に続く処理を表わす。4 4、45は図7におけるレジスタ44と45を示す。4 6、47はレジスタ44と45の格納データをパタフラ イ回路で演算処理した結果を格納するレジスタである (SR4A、SR4Bについては後述)。52はパタフ ライ回路である。レジスタ44の点0のデータと、レジ スタ44の点2のデータにW を掛けた値の和と差をレ ジスタ46の点0と点2に格納する。同様にレジスタ4 4の点1のデータと、レジスタ44の点3にWº を掛け た値をパタフライ回路52において和と差を取りレジス タ46の点1と点3に格納する。それぞれの処理を30 0~3 C 1, 3 D 0 ~ 3 D 1 とする。

【0014】レジスタ44の点4~点7においては、点 6~7にW'を掛けてパタフライ回路52に置いて同様 の処理を行い和および歪の演算結果をレジスタ46の点 4~7に格納する。それぞれの処理を3C2~3C3, 3D2~3D3とする。レジスタ45の点0~点3の処 理においては、点2~3にW1 を掛け、パタフライ回路 52に置いて同様の処理を行い和および差の演算結果を レジスタ47の点0~3に格納する。それぞれの処埋を 3C4~3C5, 3D4~3D5とする。 レジスタ45 の点4~点7においては、点6~7のデータの値にW® を掛け、バタフライ回路52に置いて同様の処理を行い 和および差の演算結果をレジスタ47の点4~7に格納 とする。同様の処理をレジスタ0の点2~1、レジスタ 50 する。それぞれの処理を3 C 6~3 C 7、3 D 6~3 D

30

7とする。

【0015】図9は図8における処理の続きを示す。図 において、48、49はレジスタであって、図8におけ るレジスタ46と47を示す(SR4A, SR4Bにつ いては後述する)。50、51はバタフライ回路におけ る演算結果を格納するレシスタである。53はパタフラ イ回路である。レジスタ48の点0のデータと、点1の データにW[™] を掛けた値の和と芝をバタフライ回路によ り演算し、結果をそれぞれレジスタ50の点0と点1に 格納する。その結果、レジスタ50の点0にはフーリエ 10 数を掛けたデータについて和と差をとるバタフライ回路 変換した結果のX(n)がn=0に対応する結果が得ら れる。同様に、点1にはn=8に対応する結果が得られ

【0016】レジスタ48、49の他の点についても、 それぞれの処理において定められている凶示の s につい てのW' を掛け、パタフライ回路 53 において和および 差を取り、レジスタ50に格納する。レジスタ50にお ける各点に各nに対応するフーリエ変換結果X(n)が 得られる。

【0017】図10~図11に、16点基数2FFTパ 20 る。913は入力Bの捻り係数(Wº, W¹, W¹, W イプラインの装置構成を示す。図10において、801 は直列ピットの人力データ、801'はそれぞれ18点 の入力データをレジスタSR1AとレジスタSR1Bに 板り分けるデマルチプレクサ (DMX) である。80 2,803はそれぞれ16点のデータの上位半分と下位 半分を格納するレジスタ (SR1A) 、804.805 はそれぞれ16点のデータの上位半分と下位半分のデー 夕を格納するレジスタ (SR1B) である。レジスタS R1AとSR1Bにはそれぞれ格納サイクル毎に交互に 16間のデータが格納される。

【0018】806はバタフライ回路(BUT1)に入 カするデータをレジスタSR1AもしくはSR1Bから のデータに切り換えるスイッチ (SW) である。80 7. 808はマルチプレクサ (MPX) であって、それ ぞれパタフライ回路に入力するデータをレジスタSR1 AもしくはSR1Bからのデータに切り換えるものであ る。809はパタフライ回路 (BUT1)であって、 入力Aのデータと、入力Bに捻り係数WP を掛けたデー 夕について和と差を取る回路である。810は入力デー 夕に乗算する捻り係数である。

【0019】811はパタフライ回路809の差の演算 結果を格納するレジスタ (SR2B) である。812は 選択するデータを切り換えるための切り換えスイッチ、 813,814は切り換えスイッチのマルチプレクサ (MPX) である。815はMPX813が選択した側 のデータを格納するレジスタ (SR2A), 816はパ タフライ回路(BUT2)であって、レジスタSR2A のデータとマルチプレクサ814の選択するデータ(入 カB)を入力し、入力Bに捻り係数(Wⁿ , Wⁱ)を掛

.

7は入力Bの乗拾係数(Wi , Wi) を定めるものであ って、例えば、パイプラインの処理クロックサイクルに おける4サイクルについてはW を掛け、続く4サイク ルにおいてはW を掛けるように循環するものである。

【0020】図11において、901はレジスタ (SR 3B)、902はデータを選択する切り換えスイッチ (SW)、903、904はデータを選択するマルチブ レクサ (MPX) である。905はシフトレジスタ (S R3A)、906は入力Aのデータと・入力Bに捻り係 である。906 は入力Bの捻り係数 (Wo, Wi, W ¹, W゚) を定めるものであって、パイプラインのクロ ックに従って上記の順番に循環するものである。

【0021】907はシフトレジスタ (SR4A) であ る。908はデータを選択する切り換えスイッチ (S W)、909、910はデータを選択するマチプレクサ (MPX) である。911はシフトレジスタ (SR4) B)、912は入力Aのデータと、と入力Bに捻り係数 を掛けた結果について和と差をとるパタフライ回路であ ¹ , W¹ 、W¹ 、W² 、W²)を定めるものであって、 パイプラインのクロックに従って上記の順番に循環する ものである。

【0022】図12と図13により図10と図11の2 点基数FFTパイプラインの動作を説明する。図12は パイプラインにおける第1サイクル、図13は第2サイ クルを示す。

【0023】図12と図13において、SR1AW、S R2AW、SR3AWはそれぞれレジスタSR1A、S R2A、SR3Aの書き込みを表わす。SR1BW、S R2BW. SR3BWIETHERSR1B. SR2B. SR3Bの働き込みを表わす。SR1AR、SR2A R、SR3ARはそれぞれレジスタSR1A、SR2 A. SR3Aの読み出しを表わす。SR1BR, SR2 BR. SR3BRUTHTNSR1B, SR2B, SR 3 Bの跳み出しを表わす。

[0024] BUTlout, BUT2out, BUT 30utはそれぞれパタフライ回路BUT1. BUT 2, BUT3の出力を表わす。第1サイクル (1 s t) におけるクロックサイクル1~2において、SR1Bは 0番目(0点データ)と8番目(8点データ)を読み出 す(それぞれ前の処理サイクルおいてSR1Bに格納さ れている)。そしてそれぞれのデータをパタフライ回路 (BUT1) に入力しクロックサイクル3~4において 演算(100, 100)を行いクロックサイクル4~5 において結果をSR2A、SR2Bに格納する。同様の 処理をクロックじまで行い、各演算結果を5R2A、5 R2Bに各データを格納する。

【0025】第1サイクルにおけるクロックD、Eにむ け、入力AとBの和と差の演算を行うものである。f 81 f 50 いて、f SR2Aに格納された処理f 1C0におけるデータ

とBUT1により出力される処理1C4のデータはそれ ぞれBUT2(816)に入力される(1 C 4 のデータ はマルチプレクサ814を介してBUT2の端子Bに入 力され、SR2AのデータはBUT2入力増子Aに入力 される)。そして、第1サイクルのクロックF~第2サ イクルのクロックのにおいて処理200、200がなさ れ、第2サイクルのクロック1~2においてそれぞれレ ジスタSR3A、SR3Bに格納される。

【0026】 第1サイクルのクロックD~EにおいてS R 2 B に 巻き込まれたデータは S R 2 A に 転送され、第 10 = X (n l, n j) = 2サイクルのクロック5~6においてSR2Aに格納さ れたデータ(100)がBUT2の入力Aに入力され、 同時にSR2Bのデータ(1D4)がBUT2に入力さ れる。そして、第2サイクルのクロック5、6において 読み出されクロック?、8において演算処理され、結果 がクロック9~AにおいてSR3AとSR3Bに格納さ れる。団様の処理が各クロックサイクルにおいて順次行 われ、最終演算結果がBUT4より出力される。

[0027]

【発明が解決しようとする課題】前述したように、大き 20 い並列度のハードウェアを構成することは、処理速度は 速くできるが、多量のハードウェアを必要とし、またデ ータの入力速度が速い場合には基数2FFTパイプライ ンでは十分対応しきれない場合が生じることがある。本 発明は、FFT点数と必要とする処理速度に応じて、ハ ードウェアに無駄が生じないように必要とする並列度を 柔軟に定めることのできる高速フーリエ変換装置を提供 することを目的とする。

[0028]

【課題を解決するための手段】本発明は、フーリエ変換 30 すべき入力データが最初に入力される前段部に基数 2 F PTパイプラインを複数並列配置して並列処理し、後段 部に、前段部において並列配置した基数2FFTパイプ ラインの数に等しい点数の並列FFTを2個配置し、比 峻的少ないハードウェアで高速処理できるようにした。

【0029】図1は本発明の基本構成図を示す。図はm 点基数2FFTバイプラインを3個並列に配置してN= m×a個のデータをフーリエ変換する場合の構成を示 す。入力データ点数、並列度はこの例に限られるもので はない。

【0030】図において、1はフーリエ変換する入力デ ータであってN=m×aであるものである。2は基数2 FFTパイプラインをa関並列配置した前段部である。 3は乗算部であって、前段部から並列に出力されるデー 夕に捻り係数を乗算する乗算部である。4は前段部にお いて並列配置した基数2FFTパイプラインの数に等し い処理点数 (a点) の並列FFTを2個配置したもので ある。5-0~5-(a-1) は基数2FFTバイプラ インである。7~8はa点FFT回路である。

[0031]

【作用】N点のフーリエ変換、

【数1】 ・・・・・・・・ ① (但し、n=0~ N-1, $k=0\sim N-1$ の整数) において、変換すべき N個の点をm×aに分解する(m, aは整数)。

(但し、 $n i = 0 \sim (a - 1)$, $n j = 0 \sim (m -$ 1), $ki = 0 \sim (m-1)$, $kj = 0 \sim (a-1)$) とすると、式のは

[0032] X (n)

[数2]

$$\sum_{k,j=0}^{n-1} \left[\sum_{k,i=0}^{n-1} x (k i, k j) \times W_n^{n+1} \right]$$

XMulani XM" MIXII

・・・・・・・②と表わす事ができる(但し、Ws =e $xp(-2\pi j/N), W_{\bullet}=exp-2\pi j/m)$, $W_{\bullet} = e \times p(-2\pi j/a)$.

上記式において

【数4】・・・・・3

【数5】・・・・・④

【数6】・・・・・⑤となる。

【0033】上式③は、a額のm点のフーリエ変換を表 しており、m=2º で去せるように定めれば、X1は基 数2FFTパイプラインにより処理することが可能であ る。そこで、本発明の前段部に、m点基数2のFFTパ イプラインをa個複数並列配置することにより上式③を 処理する。

【OO34】次に前段部の基数2のFFTパイプライン の出力を並列に入力し、捻り保欲をかけることにより式 ④は処理することができる(捻り係及乗算処理)。 次 に、上記式母は、a点FFTを意味するので捻り係数の 乗算部から山力される2 a個の並列データを2個のa点 並列FFTにより演算処理することが可能である。

【0035】即ち、前段部でa個のm点基数2のFFT パイプラインを用いた場合には、2a個の並列出力が得 られ、その2 a個のデータに捻り係数を乗算し、2個の a点並列FFTに入力することにより最終結果を得るこ とができる。

[0036]

【実施例】16点FFTを行う場合の実施例構成を図2 に示す。16点FFTを並列度4ワイドで処理するとす る。基数2のFFTパイプラインの並列度は2ワイドで あるから、基数2FFTパイプラインが2台並列必要と なる。16個のデータは2分割されるから基数2FFT パイプラインの点数は8点となる。従って、後段の2つ の並列ドFTの点数は2となる。以上の16点処理をす るための構成を図2に示す。

【0037】図において、20は16点の入力データ、 50 21は16点の入力データを並列度4で処理する前段

*【数8】

部、22は4並列に並列処理する捻り係数乗算部、23 は4並列のデータより16点の最終結果を得るための後 段部である。24, 25はそれぞれ8点基数2のFFT パイプラインである。26~29は4つの並列に入力さ れるデータに捻り係数を掛算するもの、30~33は捻 り係数を循環的に移動して入力データに順次捻り係数を 乗算させるものである。34,35は2個の2点FFT である。36は16点の最終演算結果である。16点P FTを8×2に分解すると以下のようになる。

[0038]

【数7】

$$X(n) = \sum_{k=0}^{15} x(k) \times W^{nk}$$

k=0~1の整数、W=exp(-2π×1/16)) $n=8 \times n$ i+nj, $k=2 \times k$ i+kj (但し、ni $=0\sim1$, $nj=0\sim7$, $kl=0\sim7$, $kj=0\sim$ 1) とすると、X (n) =

$$X1 (nj, kj) = \sum_{kj=0}^{7} x (ki, kj) \times W_0^{ninkt}$$

X2 (nj. kj) XW₂ ^{nixij}

上式において、

【数10】

※【数11】

 $X3 (nj, ni) = \sum_{ki=0}^{1}$

【0039】前段部において、 【数10】の変換処理をし、捻り係数乗算部において、

【数5】の変換処理を行なう。後段部において、

【数11】の変換処理を行なう。

【0040】前段邸において、[X1 (nj, D)]は 30 X2 (4、1)]の組 8点基数2FFTパイプライン(0)において得られ る。また、 [X1 (n j, 1)] は8点基数2FFTバ イプライン(1)において得られる。

【0041】図3に本発明の実施例の前段部の入力処理 を示す。図において37は16点の入力データ、37-0, 37-1はそれぞれ8点基数2FFTパイプライン であって、37-0はkj=0の点のデータを入力し、 37~1はk」=1の点のデータを入力する。

【0042】 (X1 (nj, 0)) は、前段部における 8点基数2FFTパイプライン37-0により、〔X1 40 [X2 (0, 0), X2 (0, 1)] の組、〔X2 (0,0), X1(4,0))の組, (X1(2, 0), X1(6,0)]の組, (X1(1,0), X1 (5,0) 1 の程, (X1 (3,0), X1 (7, 0)] の組の順で得られる。

【0043】 (X1 (nj. 1)) は、前段部における B 点基数2FFTパイプライン37-1により、(X1 (0, 1), X1(4, 1))の組, (X1(2, 1), X1(6,1)]の組, (X1(1,1), X1 (5, 1))の組, (X1(3, 1), X1(7,

各組のデータを入力することにより、おり係数乗算部に おいて、上記式®が処理できる。

【0044】即ち、4 並列に上配出力結果がそのまま入 力され、次のような順で出力が得られる。

(X2(0,0), X2(4,0), X2(0,1),

(X2(2, 0), X2(6, 0), X2(2, 1),X2(6,1))の組

 $\{X2\ (1,\ 0)\ ,\ X2\ (5,\ 0)\ ,\ X2\ (1,\ 1)\ ,$ X2(5,1))の組

(X2 (3, 0), X2 (7, 0), X2 (3, 1),X2 (7, 1)] の組

上配の捻り係数乗算器の4並列のデータは後段部に人力 され、次の順序で出力され、演算結果を得る。

【0045】即ち、2点FFT回路(a)において、 (2, 0)、X2(2, 1) 3の組 (X2(1, 0), X 2 (1, 1)), (X 2 (3, 0), (3, 1) 〕 の組が順に入力され、 (X3 (0, 0), X3 (0, 1))の組, (X3(2, 0), X3(2, 1)) の組。 (X 3 (1, 0) , X 3 (1, 1))。 〔X3(3,0),X3(3,1)〕の組が順に出力さ れる。

【0046】2点FFT回路(b)において、(X2 (4.0), X2(4.1)〕の組, [X2(6, 1)] の組の順で得られる。前段部出力における上記の 50 0), X2(6,1)]の組、(X2(5,0), X2

【数9】

XMulasi XMª LIXI)

I Z x (ki, kj) xWs "Jahi]

450-

(5, 1)], [X2(7, 0), (7, 1)]の組が 順に入力され、[X3(4, 0), X3(4, 1)]の 組、[X3(6, 0), X3(6, 1)]の組、[X3 (5, 0), X3(5, 1)], [X3(7, 0), X 3(7, 1)]の組が順に出力される。

[0047]

【発明の効果】本発明によれば、フーリエ変換を行う並列度をFFT点数と必要とする処理速度の関係により柔軟に並列度を定めることが可能になる。そのため、FFT点数Nの大きいフーリエ変換において、並列度として 10 N^{1/2} の程度は必要とはしないが並列度2では対応しきれないようなデータを処理する場合に無駄のない装置構成を設定することが可能になる。

【図面の簡単な説明】

- 【図1】本発明の基本構成を示す図である。
- 【図2】本発明の実施例を示す図である。
- 【図3】本発明の前段部における入力処理を示す。
- 【図4】従来の多点並列FFTの構成を示す図である。
- 【図5】パタフライ回路を示す図である。
- 【図6】16点基数2FFTパイプラインの流れ図 20(1)である。
- 【図7】16点基数2FFTパイプラインの流れ図

(2) である。

【図8】16点基数2FFTパイプラインの流れ図(3)である。

12

【図9】 16点基数2FFTパイプラインの流れ図(4)である。

【図10】 基数2FFTバイプラインの構成(1)を示す図である。

【図11】基数2FFTパイプラインの構成(2)を示す図である。

【図13】基数2FFTパイプラインの動作説明図(2)である。

【符号の説明】


- 1 入力データ
- 2 前段部
- 3 乗算部
- 4 後段部
- 5-0~5-(a-1) m点基数 2 F F T パイプライン


7~8 a点FFT回路

9 最終演算結果。


[图2]

【図3】






[図1]



[図4]

従来のm点 FFT の構成を示す図




....


【図5】

バタフライ 同路

[図6]


16 点基数2 FF Tパイプラインの変れ四 (1)





[図7]

基数2FFTパイプラインの減れ図(2)




.

【図8】

基数2ドFT パイプラインの流れ図(3)


[図9]

高数2 FFで パイプラインの流れ図(4)




[图10]

【図12】



【図 1 1】 基数 2 FFTパイプラインの構成 (2)



[図13]

基数2FFTバイプライン動作院明四(2)									
į									
_							7.191		
-	.1 1					1 1	∮∸⋾∄		
- ,	더불					2D5 201	25 25		
_	비디디				. 7	7 7	2C5 372 JC7		
ш	9,6				5	<u>~</u> ~	g 8 8		
0	ن ان				E	204	2C4		
A , B , C , D , E , f ,	ا آء		•	ר ד	2				
	S.0			103	7	2C6	203 203 203 204 21.30		
-				774	湖	4 4	204 203 202 203 BUT 2 OUL		
- 1	6 V			1.05	2	اق الآ	206 1 202 4 BUT		
D1 -	وه ع			20 I	Sign Sign	الحسلة	7 7		
æ }	7 6 9 A B C D E			[[[3		/]/_] <u> </u>		
P 8 9	3.0			100 101	ינוני בש'קמני לאון אמני נצו אמני אמני נמוי נצו אמני לאני באו אמני באו אמני באו אמני באו אמני באו אמני באו אמני	102	260 261 209 209 209 204 206 20 262 203 8012 out 20 207 20 207 20 207 20 207 20 207 20 207 20 207 20 207 20 20 20 20 20 20 20 20 20 20 20 20 20		
	"			_{ 1 1	2	≯ ∤	/ 1 - 1 경기		
	2 3 4 5 5.A			8 7	7	8 10g	26.2		
- -	-			,]-]	, 될	1	الله [سالم		
- _	~		ے ا			到信	. 5		
-	~ =		50 0	<u> </u>		N N	BUT 2 QUI		
7		Z	102 103	-	1 = 1	11	8 UT		
_	- 4	القاريمار	102 105	2.		2 3			
-		뷕		1 + 1	12	ا سائ	•		
٦,	4	•			_ ee				
- 1	L	¥	•		Buni aud				
10.	SRIAW SRIBW SRIGG	9071 out	SRIBH	SR1AR SR1BR	BUTT OUT	SRJAW	SRSAG SR78B BUTS Out		
73-7947LF 0 11 2 11 4 5 6	55 55 55	;	5 5 5	8 5		5 E	_ 8 8 8		
2		·	~						